PMTパッケージファウンドリ｜株式会社ピーエムティー

PMTパッケージファウンドリの特長

Daisy Chain TEG FOWLP,Chip Scale Package｜PMTパッケージファウンドリ

PMT ファウンドリは、FOWLP（Fan Out Wafer Level Package）とWLCSP（Wafer Level Chip Size Package）の少量製造に特化したファウンドリサービスです。
半導体前工程とめっき技術を活用したCu再配線パッケージを作製。シリコン以外にもSiCやGaNなど化合物半導体のパッケージ化も実績があります。

●納期・価格

ウェハ単位でご支給いただく必要はありません。数チップからでも実装できるため、海外の OSAT や半導体研究所に比べ、低価格・短納期での対応が可能です。

●設計・検証

異種機能を持つ複数の IC チップを組み合わせた異種（ヘテロジニアス）パッケージや、設計した IC チップに再配線（RDL）インターポーザを取り付けたパッケージの機能検証が可能です。

●放熱・消費電力

パッケージ基板やバンプが不要なので、パッケージの低背化が可能。熱抵抗の低減と放熱性の改善が望めます。また、基板や Si チップのバンプを必要としないので配線の電気抵抗低減や信号ノイズの改善が期待できます。

●プロセスインテグレーション

ウェハ前工程＋パッケージ工程 + めっき工程のインテグレーション力によってお客様のお困りごと解決をお手伝いします。

●パッケージ構造比較

従来パッケージ構造 FCBGA（Flip Chip Ball Grid Array）｜PMTパッケージファウンドリ

当社パッケージ構造 FOWLP（Fan-Out Wafer Level Package）｜PMTパッケージファウンドリ

様々なパッケージの試作に

PMTファウンドリの再配線技術を活用して、様々な種類のパッケージが短納期で試作できます。

下表は弊社で製作実績がある、もしくは製作可能なパッケージと、代表的なアプリケーション事例を示しています。
まずはお気軽にお問い合わせフォームからご連絡ください。

パッケージタイプ	FOWLP （Fan-Out Wafer Level Package）	WLCSP （Wafer Level Chip Scale Package）	SiP （System in Package）	DSEP （Double-Sided Electrode Package）
アプリケーション	センサーデバイスパワーデバイス	メディカルモジュール	センサーシステム	イメージセンサ―