Pmt PACKAGE FOUNDRY

PMTパッケージファウンドリの特長

異種デバイスシステム対応!
極薄80µm対応!
バンプ不要!
RDLインターポーザ対応!
 L/S 15µm、 L/S 20µm、L/S 25µmの比較

PMTファウンドリは、FOWLP(Fan Out Wafer Level Package)やWLCSP(Wafer Level Chip Size Package)の少量製造に特化した、試作専門のファウンドリサービスです。
適正数量をICチップ単位で作製するので、個片化チップをご用意いただければ、ウェハ単位でご提供いただく必要はありません。
また、再配線層(RDL)技術によってパッケージを作成するため、微細で自由度の高い配線形成が可能です。
ヘテロジニアスSiPインテグレーションなど、お客様のご要望に合わせてパッケージ構造をご提案いたしますので、お気軽にお問い合わせください。

●信号品質の改善

電子基板不要のCu再配線構造なので配線抵抗と電気的寄生容量の低減が期待できます。

●放熱性の改善

パッケージが非常に薄いので、熱抵抗の低減と放熱性の改善が望めます。

FOWLP 84pin Daisy Chain (TEG)
FOWLP 84pin Daisy Chain (TEG)

▲FOWLP 84pin Daisy Chain (TEG)

●パッケージ構造比較

従来パッケージ構造 FCBGA(Flip Chip Ball Grid Array)
当社パッケージ構造 FOWLP(Fan-Out Wafer Level Package)

様々なパッケージの試作に

様々なパッケージの試作に イメージ画像

PMTファウンドリの再配線技術を活用して、様々な種類のパッケージが短納期で試作できます。

下表は弊社で製作実績がある、もしくは製作可能なパッケージと、代表的なアプリケーション事例を示しています。
まずはお気軽にお問い合わせフォームからご連絡ください。

パッケージタイプ FOWLP
(Fan-Out Wafer Level Package)
WLCSP
(Wafer Level Chip Scale Package)
SiP
(System in Package)
DSEP
(Double-Sided Electrode Package)
アプリケーション センサーデバイス
パワーデバイス
メディカルモジュール センサーシステム イメージセンサ―
センサーの図:Fan-Out WLP,WLCSP
センサーの図:SiP
センサーの図:DSEP

プロセスデザインルール概要

プロセスデザインルール概要の図
はんだボール ボールサイズ 材質 ボールピッチ
150-500µm Sn-Ag-Cu系 ≧250µm
銅再配線層 層厚 線幅 Rs
3-10µm ≧20µm <15mΩ/sq
パッケージサイズ 厚さ パッケージサイズ
80-600µm 1.0-14.1mmsq

表中の数値は2021年1月現在のものです。
最新の情報はお気軽にお問い合わせください。

技術に関するお問い合わせ、見積依頼、試作依頼などはこちらからご連絡ください。興味対象で「ファウンドリ」を選んでいただくとスムーズです。

CONTACT / DOWNLOAD

資料請求、製品に関するお問い合わせは、お電話またはFAXでもお受け致しております。
お気軽にお問い合わせ下さい。

電話・FAXでのお問い合わせ

  • 電話092-933-3110
  • FAX092-933-3115